# 消息称三星正开发下一代 HBM，瞄准高性能端侧 AI 手机

- 来源：IT之家（RSS）
- 发布时间：2026-05-15 14:25
- AIHOT 分数：49
- AIHOT 链接：https://aihot.virxact.com/items/cmp6jv6t902hsslnzsve8sm2y
- 原文链接：https://www.ithome.com/0/950/879.htm

## AI 摘要

据韩媒报道，三星电子正研发面向移动设备的下一代HBM技术，旨在为智能手机、平板等实现更高性能的端侧AI。该技术采用多层堆叠FOWLP方案，以应对移动设备空间狭小及严格的功耗散热限制。通过改进VCS方案，将芯片内部铜柱比例大幅提升，并在铜柱直径过小时使用FOWLP技术防止其弯曲断裂。若验证成功，理论带宽可提升15-30%，并在相同空间内容纳更多I/O接口。此技术最快可能应用于未来的Exynos 2800后期版本或Exynos 2900处理器中。

## 正文

IT之家 5 月 15 日消息，据韩媒 Etnews 上周（5 月 12 日）报道，三星电子正在开发下一代 HBM 技术，以便在移动设备上实现更高性能的端侧 AI。

业内人士透露，三星正在研发多层堆叠 FOWLP（Multi Stacked FOWLP）技术，目标在智能手机、平板等移动设备中实现更大容量、更高带宽的 HBM。这些设备的空间相比服务器机柜简直是九牛一毛，对功耗、发热控制的要求非常严格，因此无法直接照搬现有方案。

据悉，目前主流的 LPDDR 内存普遍采用引线键合（Wire Bonding）技术，这种方案的 IO 数量有限、信号损耗较大、散热效率不足，无法结合 HBM 技术。因此三星计划采用改进的 VCS 方案，将芯片内部的铜柱从 3:1~5:1 提升至 15:1~20:1，可在有限面积中塞入更多铜线，进一步提升带宽。

不过，当铜柱直径低于 10 微米时就容易出现弯曲、断裂等不稳定现象。因此三星决定采用 FOWLP 技术作为补强。先对芯片进行模塑（IT之家注：Molding），然后把布线向外围扩展，同时承担支撑铜柱作用，防止变形。

如果这套方案能成功验证，理论带宽可提升 15-30%，并且还能在相同空间下塞入更多 I/O 接口。

虽然这套方案还处于研发阶段，但业内认为，三星最快会在 Exynos 2800 后期版本或 Exynos 2900 中集成相关技术。