# 联发科表态：下一代芯片独家采用英特尔 EMIB-T 封装，预计 2027 年 Q4 量产

- 来源：IT之家（RSS）
- 发布时间：2026-06-02 20:38
- AIHOT 分数：61
- AIHOT 链接：https://aihot.virxact.com/items/cmpwnlli304jgslsnbfly40ng
- 原文链接：https://www.ithome.com/0/958/954.htm

## AI 摘要

联发科宣布其下一代芯片将独家采用英特尔的 EMIB-T 先进封装技术，取代台积电的 CoWoS 方案。该项目计划于 2026 年第四季度流片，并在 2027 年第四季度进入量产。EMIB-T 技术通过嵌入式硅桥连接组件，旨在降低制造复杂度和成本。英特尔为该工艺设定了 98% 的良率目标，当前验证良率约为 90%。谷歌的下一代 TPU 也在评估采用 EMIB-T。

## 正文

IT之家 6 月 2 日消息，在 COMPUTEX 2026 期间举行的高盛日活动上，联发科宣布其下一代芯片将仅采用英特尔的 EMIB-T 先进封装技术，不再使用台积电的 CoWoS 方案。

联发科在会议中透露，该下一代芯片项目的流片（tape-out）目标定于 2026 年第四季度，并计划在 2027 年第四季度进入量产阶段。

高盛指出，联发科企业级 ASIC 业务进展超出预期，次世代芯片设计复杂度大幅提升，将全面采用 EMIB-T 等先进封装技术，预计今年 Q4 送样、2027 年第四季度量产。尽管目前尚不清楚这一项目具体涵盖哪些芯片，但业内普遍认为会涉及定制 AI 芯片和 CPU。

英特尔将 EMIB 定位为台积电 CoWoS 的直接竞争方案。两者的技术路径存在显著差异：CoWoS 采用大面积硅中介层（interposer）来连接不同组件，而 EMIB 则选择性地通过嵌入式硅桥（silicon bridge）连接 GPU 核心与内存等组件。

英特尔宣称，去除中介层这一设计能够降低制造复杂度和整体成本。除联发科外，谷歌的下一代 TPU 定制 AI 芯片也在评估采用 EMIB-T 进行封装的可能性。

郭明錤指出，英特尔已将 98% 的良率设定为 EMIB-T 工艺的基准，目的是使其生产成熟度能够与倒装芯片球栅阵列（FCBGA）工艺相媲美。谷歌方面也将密切关注 EMIB-T 的良率表现，因为这直接关系到其在与英伟达竞争中的成本优势 —— 更高的良率意味着每批次可用的芯片更多，从而降低单颗芯片的生产成本。根据此前的供应链报道，英特尔 EMIB-T 先进封装的当前验证良率约 90%，但距离 98% 的量产标准仍有明显差距，从 90% 跨越至 98% 的难度被认为远大于从零起步的阶段。

与此同时，联发科的这一决定也在供应链层面产生了连锁反应。据中国台湾《工商时报》报道，爱普和力积电两家厂商已确认进入英特尔 EMIB-T 封装供应链，并与联发科共同切入谷歌新一代 TPU 项目。此前，钰创科技的矽电容产品据称已在联发科为谷歌设计的 AI 芯片项目中扮演关键角色。IT之家此前也报道过，联发科为谷歌开发的 TPU v9x "Humu Fish" 推理芯片项目同样采用了英特尔的 EMIB-T 技术。

值得注意的是，谷歌在此轮封装策略调整中同样展现出积极的成本管控姿态。据供应链消息，谷歌正尝试绕开联发科，直接向台积电采购 Humufish 晶圆，以削减中间环节的加价成本。这一动作反映出谷歌从过去相对宽松的采购策略向精打细算的成本控制者转变，意图在对标英伟达的 AI 芯片竞争中建立起成本优势。

相关阅读：

《瑞银称英特尔借 EMIB-T 打入英伟达供应链，有望负责量产 4 芯片 Rubin Ultra》

《挑战台积电 CoWoS：蒲得宇称英特尔 EMIB 技术良率达 90%》

《AI 芯片新引擎：英特尔首秀 EMIB 玻璃基板，78mm 超大封装、22 层堆叠》

《英特尔：EMIB 封装优于传统 2.5D 芯片，成本更低、设计更简单》

《消息称联发科、博通以英特尔 EMIB-T 先进封装竞标 AI ASIC 项目》