理想汽车登台 ISCA 2026，马赫 M100 芯片论文入选
阅读原文· ithome.com理想汽车近日在 ISCA 2026 发表题为《马赫 M100：面向通用 AI 计算的编排式数据流架构》的演讲，成为自 2020 年该会议工业分区设立以来首家入选的中国车企。马赫 M100 是全球首款基于数据流架构的大算力端侧推理芯片，采用 5nm 车规级工艺，单芯片算力 1280TOPS，算力利用率达 82%；双 SoC、双 MCU、双供电完全冗余架构满足 ASIL-D 最高功能安全等级。该芯片已随全新理想 L9 及 L8 量产上车，全链路自主完成。
IT之家 7 月 1 日消息，理想汽车近日登台 ISCA 2026，发表题为《马赫 M100：面向通用 AI 计算的编排式数据流架构》的主题演讲，并与 Google、Meta 等科技公司研究者同台交流、共同探讨 AI 计算架构的未来方向。
据介绍，ISCA（国际计算机体系结构研讨会）与 MICRO、HPCA、ASPLOS 并列为全球计算体系结构四大顶级会议，是整个计算机体系结构领域公认的最高学术舞台。自 2020 年工业分区设立以来，理想汽车是首家入选的中国汽车企业。
据介绍，2021 年，理想汽车开始论证自研芯片的可行性；2022 年正式立项，并从一开始就确立了明确方向：不做改良、不做克隆、从第一性原理出发，重新构建一套原生为 AI 设计的全新体系架构。此后四年，200 人的专项团队完成了从架构设计、编译器研发，到散热系统、功能安全的全链路自主突破。
马赫 M100 是全球首款基于数据流架构的大算力端侧推理芯片，其采用 5nm 车规级工艺，单芯片算力 1280TOPS，最终算力利用率达 82%，并搭载 8 通道 LPDDR5X 内存，峰值带宽 273GB/s；CPU 侧配备 24 核 ARM Cortex-A78AE 处理器集群。
该芯片架构上围绕数据流执行模型、无 Cache 内存层次、张量粒度 ISA、软硬件复杂度均衡及分层 Tile 互联架构五项核心原则全面重构，还采用双 SoC、双 MCU、双供电完全冗余架构，满足 ASIL-D 最高功能安全等级，任意单点故障不影响系统正常运行。
理想汽车表示，登上 ISCA 的不是一份概念报告，而是一颗已经规模化跑在路上的量产芯片。目前，马赫 M100 已随全新理想 L9 及全新理想 L8 正式量产上车。从芯片架构设计到整车前装交付，全链路自主完成。
据IT之家此前报道，理想汽车 CEO 李想曾表示，马赫 100 采用的数据流架构，是一种为 AI 原生设计的芯片架构。传统 GPGPU 由指令驱动，数据在计算单元和全局内存之间反复搬运，规模越大瓶颈越大。而数据流架构由数据驱动，计算单元之间直接传输数据，执行效率更高，带来更高的有效算力。而且它是完全可编程的，不是把算法焊死的 ASIC，AI 怎么进化，它就怎么进化，灵活性也更高。
相关阅读：