# AMD 发布第六代 EPYC Venice CPU：台积电 2nm 工艺，256 核心、2030 亿晶体管、5GHz+ 频率

- 来源：IT之家（RSS）
- 发布时间：2026-07-24 02:08
- AIHOT 分数：50
- AIHOT 链接：https://aihot.virxact.com/items/cmrxv8um402v2roxpnchi4t9w
- 原文链接：https://www.ithome.com/0/980/872.htm

## AI 摘要

AMD 在 Advancing AI 2026 上发布第六代 EPYC Venice CPU，旗舰型号 EPYC 9006 采用台积电 2nm 工艺，集成 2030 亿晶体管，拥有 256 个 Zen 6 核心、512 线程，目标频率达 5.0 GHz。相比前代，Venice 系列每瓦智能体处理能力提升 1.7 倍，每秒处理 token 数提高至 1.8 倍。

## 正文

IT之家 7 月 24 日消息，今天（7 月 24 日）在美国旧金山召开的年度盛会 Advancing AI 2026 上，AMD 公司董事会主席及首席执行官苏姿丰发表主题演讲，介绍了 AMD 第六代 EPYC Venice CPU。

工艺方面，这款旗舰服务器 CPU 率先采用台积电 2nm 工艺量产，集成 2030 亿个晶体管，其中计算芯粒（compute chiplet）采用 2nm 工艺，而 I/O Die 部分采用 6nm 工艺。

IT之家注：台积电的 2nm 工艺最大的亮点，在于从 FinFET 过渡到 GAA（纳米片晶体管），在相同功耗下性能提升 10-15%，在相同性能下功耗降低 25-30%，晶体管密度最高可提升 15%。

其中第一款旗舰处理器为 EPYC 9006 “SP7”服务器 CPU，拥有 256 个“Zen 6”核心、512 个线程、最高 1.6 TB/s 的带宽以及支持高达 64 Gbps AIC 速度的 PCIe Gen6。该芯片设计目标是在 96 个工作核心下实现高达 5.0 GHz 的极高频率。

第二款 SP8 Venice "EPYC 9006" 芯片专为具有 8 至 128 核配置的主流服务器设计。该芯片将支持 8 通道 DDR5，支持每个通道 2 个 DIMM，提供 128 条 PCIe Gen 6.0 通道，并可在 1P 和 2P 解决方案中灵活部署。

对比自身前代 EPYC Turin 系列，新品亦展现出显著的代际提升。EPYC Venice 每瓦特智能体处理能力为前代的 1.7 倍，每瓦性能提升 1.4 倍，每秒处理令牌数（tokens/s）则提高至 1.8 倍。

代理式 CPU 服务器“沙箱”中，AMD 声称其每瓦性能可达 Arm 架构 CPU（如 NVIDIA 的 Vera）的 2.8 倍，在通用 CPU 服务器中，每瓦性能可达 3.3 倍。