SK 海力士通过美国圣何塞子公司招募 DRAM-逻辑 3D 堆叠领域技术人才，旨在与美国客户合作领导 3D 堆叠 DRAM 逻辑芯片联合设计。该技术通过垂直堆叠 DRAM Die 与逻辑 Die 建立更多短距离 I/O 连接，以提升带宽、降低延迟、改进能效，满足大型端侧 AI 模型推理需求。
IT之家 7 月 24 日消息，韩媒 ZDNET Korea 当地时间今日报道称，SK 海力士正通过其位于美国加利福尼亚州圣何塞的海外子公司招募 DRAM - 逻辑 3D 堆叠领域技术人才。
这一分支在招聘启事中表示这项技术主要面向设备内 AI 市场，“我们正在寻找能够与美国客户紧密合作，领导 3D 堆叠 DRAM 逻辑芯片联合设计的优秀人才”，“我们的目标是提供满足不断变化的技术要求和市场需求的芯片设计解决方案”。
由于位宽相对有限，标准 LPDDR 并不能很好地承担大型端侧 AI 模型推理任务。而 3D 垂直堆叠 DRAM Die 与逻辑 Die 可在两者之间建立更多短距离 I/O 连接，从而提升带宽、降低延迟、改进能效，多家内存企业都在进行这一方面的探索。
SK 海力士通过美国圣何塞子公司招募 DRAM-逻辑 3D 堆叠领域技术人才，旨在与美国客户合作领导 3D 堆叠 DRAM 逻辑芯片联合设计。该技术通过垂直堆叠 DRAM Die 与逻辑 Die 建立更多短距离 I/O 连接，以提升带宽、降低延迟、改进能效，满足大型端侧 AI 模型推理需求。
IT之家 7 月 24 日消息，韩媒 ZDNET Korea 当地时间今日报道称，SK 海力士正通过其位于美国加利福尼亚州圣何塞的海外子公司招募 DRAM - 逻辑 3D 堆叠领域技术人才。
这一分支在招聘启事中表示这项技术主要面向设备内 AI 市场，“我们正在寻找能够与美国客户紧密合作，领导 3D 堆叠 DRAM 逻辑芯片联合设计的优秀人才”，“我们的目标是提供满足不断变化的技术要求和市场需求的芯片设计解决方案”。
由于位宽相对有限，标准 LPDDR 并不能很好地承担大型端侧 AI 模型推理任务。而 3D 垂直堆叠 DRAM Die 与逻辑 Die 可在两者之间建立更多短距离 I/O 连接，从而提升带宽、降低延迟、改进能效，多家内存企业都在进行这一方面的探索。