日立、英特尔与产综研三方合作，基于 Intel 18A 制程工艺开发 100+ 量子比特硅基量子芯片，涵盖设计、封装与 PDK。该联盟还将开发 1000 量子比特系统 3D 集成技术及硅基量子计算机云端部署技术，旨在通过兼容标准半导体的量产工艺实现工业级量子计算。
IT之家 7 月 27 日消息，根据日立 (Hitachi) 在日本当地时间 22 日发布的一则公告，该企业将与 Intel（英特尔）、产业技术综合研究所（产综研，AIST）三方合作，基于 Intel 18A 制程工艺节点进行 100+ 量子比特硅基量子芯片的基础技术开发。
现有研究认为，一台实用的容错量子计算机需要拥有 100 万个量子比特，而在单一量子芯片的量子比特数量受限的当下，使用兼容标准硅基半导体的量产工艺大批量制造“小型”量子芯片然后在系统级别进行集成是一种或许可行的思路，也是日立 - 英特尔 - 产综研选择的道路。
日立 - 英特尔 - 产综研该联盟将开发面向工业级量子计算机的 100+ 量子比特规模硅基量子芯片，包括其设计、封装、PDK，此外还有 1000 量子比特系统 3D 集成技术和硅基量子计算机云端部署技术。
日立、英特尔与产综研三方合作，基于 Intel 18A 制程工艺开发 100+ 量子比特硅基量子芯片，涵盖设计、封装与 PDK。该联盟还将开发 1000 量子比特系统 3D 集成技术及硅基量子计算机云端部署技术，旨在通过兼容标准半导体的量产工艺实现工业级量子计算。
IT之家 7 月 27 日消息，根据日立 (Hitachi) 在日本当地时间 22 日发布的一则公告，该企业将与 Intel（英特尔）、产业技术综合研究所（产综研，AIST）三方合作，基于 Intel 18A 制程工艺节点进行 100+ 量子比特硅基量子芯片的基础技术开发。
现有研究认为，一台实用的容错量子计算机需要拥有 100 万个量子比特，而在单一量子芯片的量子比特数量受限的当下，使用兼容标准硅基半导体的量产工艺大批量制造“小型”量子芯片然后在系统级别进行集成是一种或许可行的思路，也是日立 - 英特尔 - 产综研选择的道路。
日立 - 英特尔 - 产综研该联盟将开发面向工业级量子计算机的 100+ 量子比特规模硅基量子芯片，包括其设计、封装、PDK，此外还有 1000 量子比特系统 3D 集成技术和硅基量子计算机云端部署技术。