IT之家 6 月 2 日消息，在 COMPUTEX 2026 期间举行的高盛日活动上，联发科宣布其下一代芯片将仅采用英特尔的 EMIB-T 先进封装技术，不再使用台积电的 CoWoS 方案。

联发科在会议中透露，该下一代芯片项目的流片（tape-out）目标定于 2026 年第四季度，并计划在 2027 年第四季度进入量产阶段。

高盛指出，联发科企业级 ASIC 业务进展超出预期，次世代芯片设计复杂度大幅提升，将全面采用 EMIB-T 等先进封装技术，预计今年 Q4 送样、2027 年第四季度量产。尽管目前尚不清楚这一项目具体涵盖哪些芯片，但业内普遍认为会涉及定制 AI 芯片和 CPU。

英特尔将 EMIB 定位为台积电 CoWoS 的直接竞争方案。两者的技术路径存在显著差异：CoWoS 采用大面积硅中介层（interposer）来连接不同组件，而 EMIB 则选择性地通过嵌入式硅桥（silicon bridge）连接 GPU 核心与内存等组件。

英特尔宣称，去除中介层这一设计能够降低制造复杂度和整体成本。除联发科外，谷歌的下一代 TPU 定制 AI 芯片也在评估采用 EMIB-T 进行封装的可能性。

郭明錤指出，英特尔已将 98% 的良率设定为 EMIB-T 工艺的基准，目的是使其生产成熟度能够与倒装芯片球栅阵列（FCBGA）工艺相媲美。谷歌方面也将密切关注 EMIB-T 的良率表现，因为这直接关系到其在与英伟达竞争中的成本优势 —— 更高的良率意味着每批次可用的芯片更多，从而降低单颗芯片的生产成本。根据此前的供应链报道，英特尔 EMIB-T 先进封装的当前验证良率约 90%，但距离 98% 的量产标准仍有明显差距，从 90% 跨越至 98% 的难度被认为远大于从零起步的阶段。